Рассмотрим D триггер схемы
Триггер тоже представляет собой 1-битную ячейку памяти, однако в нем данные передаются на выход только по активному фронту сигнала на управляющем (тактовом) входе. D-триггер переключается по нарастающему фронту, однако часто встречаются и триггеры, переключающиеся по спадающему фронту. Импульсный вход на условном обозначении триггера по стандарту ANSI/IEC обозначается специальным символом.
Микросхема малой степени интеграции 74LS741, содержит два D-триггера. Каждый триггер имеет входы сброса R и установки S, которые являются асинхронными, т.е. их функционирование не зависит от тактового сигнала. Среди микросхем средней степени интеграции встречаются наборы из 4, 6 и даже 8 триггеров, имеющих общий тактовый вход.
Микросхема 74LS3772, состоит из восьми D-триггеров, тактируемых одним сигналом С, который, в свою очередь, управляется сигналом G. То есть 8 бит данных 8D,1D защелкиваются по нарастающему фронту на входе С при НИЗКОМ уровне на входе G. Вход G разрешает работу тактового входа С, который, в свою очередь, воздействует на входы данных.
Наборы D-триггеров обычно называются регистрами, т.е. устройствами памяти, хранящими одно слово данных. Полное название микросхемы 74LS377 — регистр с параллельным входом и параллельным выходом (PIPO-регистр), поскольку данные загружаются в него и считываются из него параллельно (т.е. одновременно).