Функция сложения
Одной из первых функций, реализованных в ИС помимо обычных логических элементов, было сложение. В таблице истинности, приведены значения бита суммы S и флага переноса С образующихся при сложении двух битов А и В и бита переноса из предыдущего разряда С0. Например, из 6-й строки таблицы следует, что при сложении двух единиц и 0-го переноса сумма будет равна 0, а перенос —1(1 + 1+0 = ]0).
Для реализации этой строки таблицы нам нужно распознать комбинацию битов ПО, описываемую уравнением А - В • C. Эту операцию выполняет 6-й элемент схемы. Таким образом, мы просто объединяем по ИЛИ все возможные комбинации входных переменных:
S = (A-B-C0) + (A-BQ)) + (A-B-C0) + (AB-C0)
С, =(A-B-C0) + (A-B-C0) + (A-B-Q) + (A-B-C0)
Применяя такую схему для каждого разряда и подключая при этом выход переноса разряда с номером к - 1 к входу переноса разряда с номером к, мы сможем выполнять сложение любых битных чисел.
Структурная схема микросхемы 74LS2831, которая складывает два 4-битных числа за 25 не. На практике для формирования итогового бита переноса С4 используется дополнительная схема, чтобы избежать задержек, вызванных прохождением битов переноса через все стадии суммирования, от младшего бита к старшему.
Несколько микросхем 74LS283 можно каскадировать для реализации функции сложения слов разрядностью 4 х п. Таким образом, две микросхемы 74LS283 выполняют 16-битное сложение за 45 не (учитывая дополнительную задержку распространения переноса между двумя микросхемами).
Разумеется, сумматоры можно использовать и для вычитания, если перевести операнды в дополнительный код. Схему сумматора/вычитателя можно реализовать при помощи набора логических элементов ИЛИ, выступающие в роли программируемых инверторов. Вход выбора режима ADD/SUB, управляющий этими инверторами в схеме , подключен также к входу переноса, что вызывает добавление единицы в режиме вычитания.