Рассмотрим T триггеры микросхемы
Рассмотрим D-триггер, тактируемый по спадающему фронту, инверсный выход Q которого подключен к входу 1D. По каждому спадающему фронту на входе О данные с входа 1D будут защелкиваться и появляться на выходе Q. Поскольку инверсный сигнал этого выхода подается обратно на вход, то в следующий раз триггер переключится в противоположное состояние. Это периодическое переключение между двумя состояниями помечено на временной диаграмме символом «Т».
В результате при подаче на вход триггера сигнала некоторой частоты на его выходе будет сформирована последовательность импульсов, частота которых в 2 раза ниже.
Если частота входного сигнала не изменяется, то выходной сигнал представляет собой точный прямоугольный сигнал (меандр). Иногда такой Т-триггер называют триггером счетного типа или делителем на два.
Разумеется, Т-триггеры тоже можно каскадировать. В данном случае 4 триггера с запуском по спадающему фронту соединены таким образом, чтобы выход я-го разряда управлял тактовым входом разряда п + 1. Соответственно, если частота сигнала на входе С равна 8 кГц, то на выходе QA будет прямоугольный сигнал частотой 4 кГц, на выходе QB — 2 кГц, на Qc — 1 кГц и на QD — 500 Гц. Выход QB переключается по каждому спадающему фронту сигнала QA.
Аналогично функционируют и остальные выводы. Сопоставив ВЫСОКОМУ уровню лог. 1, а НИЗКОМУ — лог. О, получим 24 (16) двоичных комбинаций в положительной логике, сдвинутых по фазе друг относительно друга. При достижении максимального значения счет начинается с 0 и так до бесконечности. Каждая комбинация остается в регистре до появления активного фронта следующего тактового импульса (в данном случае — спадающего фронта).
Если взглянуть на формируемую последовательность, то можно увидеть, что она представляет собой последовательность натуральных двоичных чисел. Вообще говоря, такая схема называется двоичным счетчиком по модулю 16.